一般的な説明
W631GG6KBは 1Gビット DDR3 SDRAMで 8つに分類されています388,608 words x 8 banks x 16 bit. このデバイスは,様々なアプリケーションのために1866 Mb/sec/pin (DDR3-1866) まで高速転送速度を達成する. W631GG6KBは,以下の速度グレードに分類されています: -11,-12DDR3-1866 (13-13-13) 仕様に対応している. -12,12I,15A,15K,15K,15I,15A,15K.12Aと12Kの速度グレードは,DDR3-1600 (11-11-11) 仕様に適合している (12I産業グレードは,保証される -40°C ≤ TCASE ≤ 95°Cに対応する)-15,15I,15Aおよび15Kの速度グレードは,DDR3-1333 (9-9-9) 仕様に対応しています (15I産業グレードは,-40°C ≤ TCASE ≤ 95°Cをサポートすることを保証します).
特徴
電力供給: VDD,VDDQ = 1.5V ± 0.075V
双重データレートアーキテクチャ:クロックサイクルあたり2回のデータ転送
8つの内部バンクが同時運用
8 ビットプリフェッチアーキテクチャ
CAS遅延: 6, 7, 8, 9, 10, 11 と 13
波長8 (BL8) と波長4 (BC4) モード:モードレジスタ (MRS) により固定またはオン・ザ・フライ (OTF) で選択可能
プログラム可能な読み込みの順序: 切り込みまたはニッブル
双方向の差分データストロブ (DQSとDQS#) がデータと送信/受信されます
読み込みデータと縁を並べ,書き込みデータとセンターを並べ
DLLは,DQとDQSの移行をクロックと調整します.
差点クロック入力 (CKとCK#)
ポジティブな CK エッジ,データ,データマスクに入力されたコマンドは,差分データストロブペアの両方のエッジに参照されます (データ速度は倍になります)
命令,アドレス,データバス効率の向上のために,プログラム可能な添加遅延 (AL = 0, CL - 1 と CL - 2) を有するCASを投稿
読み込み遅延 = 加算遅延 + CAS遅延 (RL = AL + CL)
読み書きバーストの自動前充電操作
更新,自己更新,自動自己更新 (ASR) と部分配列自己更新 (PASR)
前充電電源オフとアクティブ電源オフ