機能説明
CY7C1350Gは,3,3V,128 K × 36の同期パイプラインのバースト SRAMで,待機状態の挿入なしに無制限の真のバックツーバック読み書き操作をサポートするために特別に設計されています.CY7C1350Gは,各クロックサイクルでデータを転送する連続的な読み書き操作を可能にするために必要な先進的なNo Bus LatencyTM (NoBLTM) ロジックで装備されています.この機能は SRAM のスループットを劇的に向上させ,特に頻繁に書き/読み移行を必要とするシステムでは.
特徴
■ ZBTTM デバイスとピンの互換性があり,機能的に同等である
■ OE を使用する必要性をなくすための内部自律出力バッファ制御
■ バイト書き込み能力
■ 128 K × 36 共通 I/O アーキテクチャ
■ 3.3 V 電源 (VDD)
■ 2.5 V / 3.3 V I/O 電源 (VDDQ)
■ 速やかなクロック・トゥ・アウトプット
◎2.8 ns (200MHzデバイス用)
■ 時計の有効 (CEN) ピンを停止する
■ シンクロン 自動 書き込み
■ アシンクロン出力有効 (OE)
■Pb のない100ピンのTQFPパッケージ,Pb のないおよびPb のない119ボールのBGAパッケージで入手可能
■ 爆発能力 線形または交差式爆発順序
■ 休眠モードの選択